In questo lavoro viene presentata un'implementazione del circuito di codifica e decodifica Huffman con clock gated. Il circuito Huffman è stato progettato con clock gated in quanto ottimizza la dissipazione di potenza senza degradare le prestazioni. Questo lavoro si propone di implementare, analizzare e confrontare le varie risorse di potenza utilizzando tecniche di clock gating per la progettazione di Huffman su una libreria da 130 nm. La tecnologia utilizzata in questo lavoro è il circuito di clock gated che utilizza diversi tipi di clock gating per ottenere le migliori prestazioni per il progetto Huffman. L'orologio gated viene utilizzato per controllare il circuito di codifica e di decodifica. I risultati del progetto mostrano che l'utilizzo della tecnica di clock gating basata su AND è migliore di quella basata su latch. Riduce la potenza e l'area più del clock gating basato su latch. Il progetto Huffman proposto è stato implementato utilizzando metodologie di progettazione ASIC con libreria tecnologica a 130 nm. L'architettura del progetto Huffman è stata creata utilizzando il linguaggio Verilog HDL, Quartus II 11.1 Web Edition (32-Bit). La simulazione è stata effettuata utilizzando ModelSim-Altera10.0c (Quartus II 11.1) Edizione Starter.